用于减去两个的组合电路二进制数字被称为减法者。当要减去的二进制数是单位的，那么，我们可以使用半音计数器来完成任务，而如果我们需要减去三个二进制单位（其中两个通常输入）的三个二进制数量（而另一个将是另一个借用），我们将不得不使用完整的减法者。现在如果我们希望减去两个n位二进制数怎么办？这是对使用n位的情况的情况并行减法器。
平行减法器的结构
通常，当需要从二进制数1中减去二进制数2时，那么二进制数2将在其上表示2的补充形式，然后加入二进制数1（除了2的补码形式二元减法）。
接下来，通过拍摄可以获得2个数字的补充1的补充数字，然后添加1到其最低有效位（LSB）。此外，服用1的补充意味着否则否定了二进制数。从展出的讨论中，可以得出结论，以便完成减法，可以使用与此外相同的电路（在文章中更多的情况“并行加法器“）提供了我们的2个补充表格中的数字”要减去“。表达号码的这项任务2的补充可以首先使用表格不是盖茨反转二进制数中的位。但是，要在LSB添加1，可以在n的序列中使用第一个加法器完整的加法器在电路中使用，仅通过在其携带时提供逻辑高（CI1）别针。结果，人们可以设计n比特并行减法器如图1所示。
在这里二进制数
是minuend和二进制数
是子系统的。此外，每个ADDED的总和输出实际上对应于差异位（预期结果），而最后一个引脚完整的加法器（CO.N）只不过是由此产生的借款。
除了这种电路之外，只能使用级联的全减值器阵列设计并行减法器。图2示出了使用N个全减值器（FS）设计的这样的一个平行的减法器（FS1到FS.N）以类似于N位并行加法器的情况的方式加入。
这种电路的工作直截了当，与a非常相似并行加法器。结果，甚至平行的减法者容易出现纹波传播的影响，这导致延迟输出。也就是说，如果与每个完整的减法器相关的脱色是t秒，则整体差分位（d1D.2... D.N）借阅（bR.）仅在N T秒之后获得。
