动态移位寄存器

移位寄存器可以分为两种类型的viz。，静态移位寄存器和动态移位寄存器。静态移位寄存器由触发器S并且能够将其内部存储在其中的信息无限期。另一方面，动态移位寄存器包括动态逆变器，并且采用临时电荷存储技术，因此需要频繁刷新周期来存储数据。
图1显示了通过NMOS传输门的组合形成的动态移位寄存器（红色圆圈组件，G₁和G.₂）和NMOS耗尽模式逆变器（蓝色盘旋组件，{D₁，n₁}和{d₂，n₂})。这里ϕ₁和φ.₂是非重叠，相互互补的时钟信号，而c₁和c₂分别为阶段1和阶段2的门-源电容。进一步的这些电容被认为是在初始状态下充电。

现在考虑V_在= 0V和φ₁= V._DD.，分别对应于逻辑状态0和1。在这种情况下，gate G₁将开放（非战），因此电容器C₁将留在其未充电的状态。

这导致输出电压1级逆变电路电平(由D₁和N₁)走高，即V₁= V._DD.（假设电路中所有设备的零阈值电压 - 仅为简单性）。然而为此，φ₁在其高状态下保持足够量的时间，因为电容器的充电是渐进过程（考虑RC时间常数问题）。现在，如果φ.₂然后是G门₂关闭电容器C₂开始逐渐充电，逐渐充电v的电压电平_DD.（= V.₁)，限制所使用的时钟频率。此外，值得注意的是，电压通过电容C₂增加时，第二阶段的输出电压由于D形成的电路的反相作用而降低₂和N₂。这反过来导致输出电压V_出去走低（= 0V）。因此可以说v的状态_在移到V_出去。

同样如果V._在= V._DD.虽然ϕ₁= V._DD.，然后c₁收费V._DD.通过G.₁导致阶段1，V的输出电压₁走低。在这个瞬间如果φ₂= V._DD.，然后门g₂关闭电容器C.₂输出电压，V的同时放电_出去逐渐增加。因此一个人得到v_出去= V._DD.，反映了输入的逻辑高状态电压。因此，再次，v的状态_在反映在V上_出去，这意味着v_在移到V_出去在控制时钟的控制下。这意味着图1中所示的电路充当单级移位寄存器。然而，可以通过级联N个这些阶段来设计N级动态移位寄存器。

单一阶段的工作动态移位寄存器图2所示的时序图可以进一步强调。

从说明来看，显然动态移位寄存器以电子（尤其是MOS）器件的栅极到基板寄生电容上的电荷形式存储信息。然而，该电荷易于泄漏，因此需要定期刷新数据，以确保存储的数据的逻辑电平是无差错的。通过将数据从一个阶段连续转移到另一个阶段，同时将最后一级的输出送回第一阶段来实现这一目标。这意味着必须在最小时钟频率下操作动态移位寄存器。
动态移位寄存器在制造方面更简单，并且由于其较小尺寸而具有高封装密度。然而，应该注意的是，它们的优点是由于频率的增加而耗尽的功率增加而被诅咒。此外，在使用CMOS设备等动态移位寄存器等动态移位寄存器等动态移位寄存器等动态移位寄存器的情况下有许多设计变化，包括CMOS器件等，包括比率逻辑方法以及比率较少的逻辑方法。尽管如此，基本工作原理保持不变。